Имитация компилятора Xilinx FIR с файлом COE с использованием GHDL

Ни на одном из форумов, которые я смог найти, мне не задавали вопросов, и я не смог найти, как это сделать, используя документацию GHDL. Очевидно, у меня недостаточно репутации, чтобы задать вопрос GHDL в SuperUser (у них нет тегов), поэтому я должен спросить здесь.

Я пытаюсь смоделировать ядро ​​DSP, которое содержит несколько самописных ядер vhdl, а также несколько ядер Xilinx coregen с использованием GHDL. Я должен признать, что я довольно новичок в GHDL, но не новичок в VHDL. Я знаю, что логика рассматриваемого ядра и тестового стенда верна, поскольку она хорошо моделируется с использованием ISim. Однако у программы есть свои ограничения, поэтому я хочу попробовать GHDL.

Тем не менее, GHDL, похоже, не справляется с имитацией компилятора Xilinx FIR из-за отсутствия файла фильтра.

Я настраиваю свою среду моделирования, используя приведенные ниже фрагменты Makefile.

#GHDL CONFIG
GHDL_CMD    = ghdl
GHDL_FLAGS  = --ieee=synopsys --warn-no-binding

# vhdl filebase
SRCBASE  = ../../../source
ISEBASE  = /opt/Xilinx/14.7/ISE_DS/ISE/vhdl/src

####################
# import all the necessary source files 

# first the external libraries
$(GHDL_CMD) -i $(GHDL_FLAGS)                   --work=unisim        $(ISEBASE)/unisims/{,primitive/}*.vhd
$(GHDL_CMD) -i $(GHDL_FLAGS)                   --work=ieee_proposed $(ISEBASE)/ieee_proposed/*.vhd
$(GHDL_CMD) -i $(GHDL_FLAGS) --warn-no-library --work=xilinxcorelib $(ISEBASE)/XilinxCoreLib/*.vhd

# then the components roughly in the right order
# (the order actually does not matter, since the analysis step generates the correct order)
mkdir work
$(GHDL_CMD) -i $(GHDL_FLAGS) --work=work $(SRCBASE)/coregen/*.vhd
$(GHDL_CMD) -i $(GHDL_FLAGS) --work=work $(SRCBASE)/pcie/pkg_types.vhd  
$(GHDL_CMD) -i $(GHDL_FLAGS) --work=work $(SRCBASE)/DSP/*.vhd
#finally the main testbench (could be merged with the above)
$(GHDL_CMD) -i $(GHDL_FLAGS) dsptop_tb.vhd

########################
# create the Make file (the binding warning is disabled due to the many generates in the xilinx core libraries)
# also analyzes the design and generates the correct hierarchy strcture
$(GHDL_CMD) -m $(GHDL_FLAGS) -fexplicit --work=work dsp_top_tb

# run the stuff
$(GHDL_CMD) -r $(GHDL_FLAGS) -fexplicit --work=work dsp_top_tb

как вы можете понять из операторов импорта, мои исходные файлы на самом деле находятся в другом каталоге, что, однако, не беспокоит GHDL.

До последней инструкции все работает нормально. Однако при выполнении последней команды я получаю сообщение об ошибке:

endfile with a non-opened file

from: xilinxcorelib.fir_compiler_v6_3(behavioral).fn_read_mif_file at fir_compiler_v6_3.vhd:1648

ghdl:error: error during elaboration

Я считаю, что проблема в том, что мой FIR-компилятор создается с использованием Xilinx FIR-компилятора и использует файл COE для указания коэффициентов фильтра. Строка, в которой возникает ошибка, фактически открывает файл с указанием коэффициентов фильтра. В файле VHDL, сгенерированном coregen, он указан здесь

-- Configuration specification
  FOR ALL : wrapped_decimator_7fold USE ENTITY XilinxCoreLib.fir_compiler_v6_3(behavioral)
    GENERIC MAP (
      c_coef_file => "decimator_7fold.mif", -- < Problematic file

Теперь мой вопрос: как заставить GHDL искать файл. Я уже скопировал его в папку, где выполняется команда запуска. Насколько я могу судить, я не могу импортировать файлы, отличные от VHDL, для распознавания GHDL. Итак, как я могу смоделировать фильтр, созданный FIR-компилятором, с помощью GHDL?

Я надеюсь, что кто-то знает, как это сделать.

Заранее спасибо!