1-1 Какая разница во временах задержки основных логических вентилей?
Я обнаружил, что вентили И-НЕ и ИЛИ-ИЛИ предпочтительнее при проектировании цифровых схем из-за более короткого времени задержки, и что вентили И и ИЛИ могут быть даже реализованы с вентилями НЕ и И-НЕ / ИЛИ.
1-2 Есть ли установленная или известная разница во времени задержки между воротами И, ИЛИ, НЕ?
что сказал вам продавец сотовой библиотеки, когда вы спросили?
Когда вы строите для конкретного литейного производства / процесса, у вас прямо или косвенно будет доступ к нему, чтобы вы могли выполнить временное закрытие и определить, какую тактовую частоту вы можете запустить на основе самых длинных комбинационных путей.
Для типичного fpga (логических элементов на основе LUT) никакой разницы нет. Отдельная ячейка может реализовать сложную функцию на основе полученной в результате таблицы истинности, а несколько выражений могут быть свернуты в одну ячейку, так что вы даже не найдете отдельные и / или / не «ворота».
Для ASIC может быть иначе, не знаю. Но в типичном fpga у вас нет шлюзов, есть справочные таблицы на основе оперативной памяти, реализующие сложные функции его входов - 4-6 входов, а не только 2.
Вы обнаружите, что в достаточно большом проекте затраты на маршрутизацию намного выше, чем задержки в одной логической ячейке.
Если вы посмотрите, как устроены эти разные ворота, вы увидите некоторые причины различий. Инвертор состоит из одного подтягивающего транзистора и одного понижающего транзистора. Это простейшие ворота и, следовательно, потенциально самые быстрые. NAND имеет два последовательно включенных подтягивающих устройства и два параллельно включенных подтягивающих транзистора. NOR - это в основном противоположность NAND. И да: И обычно просто инвертор NAND +.
Сопротивление цепи во включенном состоянии будет выше, если два транзистора соединены последовательно (что замедлит его работу), а количество транзисторов, подключенных к одному узлу, увеличит несущую нагрузку (сделав ее медленнее). Вы можете ускорить работу, используя более крупные транзисторы (с меньшим сопротивлением), но это увеличивает нагрузку на любую ячейку, которая им управляет, что замедляет работу этой ячейки.
Это большая проблема оптимизации, которую вам, вероятно, не стоит пытаться решать самостоятельно. Вот для чего нужны инструменты EDA.
какое литейное производство и процесс?