Нет правила для создания цели в Makefile GCC

Речь идет о следующем Makefile:

#
# Compiler flags
#
CC     = gcc
CFLAGS = -Wall -Werror -Wextra 

#
# Project files
# example - 
# SRCS = hash_table.c linked_list.c utils.c common.c business_logic.c user_interface.c
# SRCS = test/gc_test.c src/gc.c
SRCS := $(shell find . -name "*")
OBJS = $(SRCS:.c=.o)
EXE  = output.out

FILENAMES := $(shell find . -type f -name "*.c" -printf "%f\n")
FILENAMES_OUT = $(FILENAMES:.c=.o)
#
# Default build settings
#
BUILDDIR = build
BUILDCFLAGS = -g -O0
BUILDEXE = $(BUILDDIR)/$(EXE)
BUILDOBJS = $(addprefix $(BUILDDIR)/, $(FILENAMES_OUT))


# Rules for default build
all: clean build

build: $(BUILDEXE)

$(BUILDEXE): $(BUILDOBJS)
    $(CC) $(CFLAGS) $(BUILDCFLAGS) -o $(BUILDEXE) $^ -lcunit

$(BUILDDIR)/%.o: %.c
    $(CC) $(CFLAGS) $(BUILDCFLAGS) -c $< -o $@


memtest: $(BUILDEXE) 
    valgrind --leak-check=full ./$<


#
# Other rules
#
clean:
    mkdir -p $(BUILDDIR)

ПРОБЛЕМА -> make: *** No rule to make target `build/gc_test.o', needed by `build/output.out'. Stop.

ДЕРЕВО ПРОЕКТА

.
├── build
├── doc
│   └── design.md
├── Makefile
├── proj
│   ├── code_quality_report.md
│   ├── deviations.md
│   ├── individual_reflection.md
│   ├── team_reflection.md
│   └── test_report.md
├── README.md
├── src
│   ├── gc.c
│   └── headers
│       └── gc.h
└── tests
    └── gc_test.c

Сама проблема возникает в $(BUILDEXE): $(BUILDOBJS), где находятся зависимости gc_test.c gc.c. Эти зависимости ДОЛЖНЫ попасть в функцию под ней, потому что входными данными являются все файлы .c в каталоге build. Эти файлы ДОЛЖНЫ быть правильно сопоставлены, а затем скомпилированы в файлы .o, которые затем должны подняться вверх по дереву и создать исполняемый файл. Я в замешательстве, потому что $(BUILDOBJS) должно быть таким же, как $(BUILDDIR)/%.o.

Я новичок в создании файлов Makefile, но хочу стать лучше. Пожалуйста, укажите лучшие соглашения об именах или терминологию, которые можно было бы лучше использовать для этого поста. Спасибо!