Сравнение значения в регистре с целым числом
Я пытаюсь получить значение reg и сравнить его с числом внутри и оператором if
val refill_addr = Reg(UInt(width = paddrBits))
if ( refill_addr > 20000.U)
cacheable := true
else
cacheable := false
но я получаю эту ошибку
[error] /home/a/i-rocket-chip/src/main/scala/rocket/ICache.scala:365:18: type mismatch;
[error] found : chisel3.core.Bool
[error] required: Boolean
[error] if ( refill_addr > 20000.U)
[error] ^
[error] one error found
[error] (Compile / compileIncremental) Compilation failed
Ответы 2
Вы должны использовать здесь when/.otherwise вместо if/else.
when — это конструкция Chisel (аппаратная), которая в конечном итоге сопоставляется с одним или несколькими мультиплексорами. if — это конструкция Scala, которую можно использовать для создания оборудования во время компиляции.
when (refill_addr > 20000.U) {
cacheable := true
} .otherwise {
cacheable := false
}
Для получения дополнительной информации здесь был подобный вопрос.
Это указывает на то, что вы пытаетесь подключиться к чему-то (чему-то в левой части оператора), к чему вы не можете подключиться. Похоже, это ошибка пользователя из-за внесенных вами изменений. Скорее всего, это связано с тем, как вы объявили cacheable. Это должен быть регистр, провод или порт памяти, но компилятор FIRRTL указывает, что это не так. Вы можете начать отладку, просмотрев строку 370 ICache.scala или строку 212154 сгенерированного FIRRTL.
Еще одно удобное и оптимизированное для FIRRTL решение — использовать Mux:
val cacheable = Mux(refill_addr > 20000.U, true.B, false.B)
Для более сложных выражений и вариантов использования вы можете проверить это руководство.
когда я это делаю, вместо этого я получаю эту ошибку
Exception in thread "main" firrtl.passes.PassExceptions: firrtl.passes.CheckChirrtl$InvalidLOCException: @[ICache.scala 367:14:freechips.rocketchip.system.DefaultConfig.fir@212151.6]: [module ICache] Invalid connect to an expression that is not a reference or a WritePort. firrtl.passes.CheckChirrtl$InvalidLOCException: @[ICache.scala 370:18:freechips.rocketchip.system.DefaultConfig.fir@212154.6]: [module ICache] Invalid connect to an expression that is not a reference or a WritePort. firrtl.passes.PassException: 2 errors detected!