Все вопросы с тегом Verilog

Verilog — это язык описания оборудования (HDL), используемый для моделирования электронных систем. Чаще всего он используется при проектировании, проверке и реализации микросхем цифровой логики.

Страница 1 из 76

Связанные теги

System Verilog
SystemVerilog — это унифицированный язык проектирования, спецификации и проверки оборудования, основанный на расширениях Verilog.
Вопросы501
Slice
Срез — это представление части последовательности, обычно определяемой ссылкой на базовую последовательность, индексом, указывающим начальную позицию, длину или конечную позицию, и, необязательно, значением «шага» или «шага».
Вопросы944
Vhdl
VHDL (язык описания оборудования VHSIC) — это язык, используемый в электронном дизайне для описания цифровых систем, таких как FPGA (программируемые вентильные матрицы) и IC (интегральные схемы).
Вопросы678
Vivado
Vivado® Design Suite — это среда разработки, опубликованная Xilinx для проектирования с использованием своих устройств FPGA.
Вопросы168
Quartus
По вопросам о Quartus, программном инструменте, разработанном Altera / Intel для помощи в проектировании, анализе и синтезе проектов HDL, включая FPGA и CPLD.
Вопросы91
Constraints
Ограничение — это условие, которое должно выполняться в данном контексте. Ограничения обычно используются в базах данных и языках программирования для обнаружения ошибок, обеспечения согласованности и точности данных, а также для обеспечения выполнения…
Вопросы994