Цель выравнивания памяти

Это ограничение многих базовых процессоров. Обычно это можно обойти, выполнив 4 неэффективных выборки одного байта, а не одну эффективную выборку слова, но многие спецификаторы языка решили, что было бы проще просто объявить их вне закона и принудительно выровнять все.

В эта ссылка есть гораздо больше информации, которую обнаружил OP.

На PowerPC вы можете без проблем загрузить целое число с нечетного адреса.

Sparc, I86 и (я думаю) Itatnium вызывают аппаратные исключения, когда вы пытаетесь это сделать.

Одна 32-битная загрузка против четырех 8-битных загрузок не будет иметь большого значения на большинстве современных процессоров. То, находятся ли данные в кеше или нет, будет иметь гораздо больший эффект.

вы можете с некоторыми процессорами (Нехалем может это сделать), но ранее весь доступ к памяти был выровнен по 64-битной (или 32-битной) строке, поскольку шина имеет ширину 64 бита, вам приходилось получать 64 бита за раз, и это было значительно легче получить их в выровненных «кусках» по 64 бита.

Итак, если вы хотели получить один байт, вы выбирали 64-битный фрагмент, а затем замаскировали ненужные биты. Легко и быстро, если ваш байт находится на правом конце, но если он находится в середине этого 64-битного фрагмента, вам придется замаскировать нежелательные биты, а затем переместить данные в нужное место. Хуже того, если вам нужна 2-байтовая переменная, но она была разделена на 2 части, тогда для этого требовалось удвоение требуемого доступа к памяти.

Итак, поскольку все думают, что память дешевая, они просто заставили компилятор выровнять данные по размерам блоков процессора, чтобы ваш код работал быстрее и эффективнее за счет потраченной впустую памяти.

Подсистема памяти на современном процессоре ограничена доступом к памяти с гранулярностью и выравниванием ее размера слова; это так по ряду причин.

Скорость

Современные процессоры имеют несколько уровней кэш-памяти, через которые должны протягиваться данные; поддержка однобайтовых чтений привела бы к тому, что пропускная способность подсистемы памяти была бы жестко привязана к пропускной способности исполнительного модуля (также известная как cpu-bound); все это напоминает то, как Режим PIO превзошел DMA по многим из тех же причин на жестких дисках.

CPU всегда читает со своим размером слова (4 байта на 32-битном процессоре), поэтому, когда вы выполняете доступ по невыровненному адресу - на процессоре, который его поддерживает, - процессор будет читать несколько слов. ЦП будет читать каждое слово памяти, которое охватывает ваш запрошенный адрес. Это приводит к двукратному увеличению количества транзакций памяти, необходимых для доступа к запрошенным данным.

Из-за этого очень легко может быть медленнее читать два байта, чем четыре. Например, предположим, что у вас есть структура в памяти, которая выглядит так:

struct mystruct {
    char c;  // one byte
    int i;   // four bytes
    short s; // two bytes
}

На 32-битном процессоре он, скорее всего, будет выровнен, как показано здесь:

Процессор может читать каждого из этих элементов за одну транзакцию.

Допустим, у вас есть упакованная версия структуры, возможно, из сети, куда она была упакована для эффективности передачи; это может выглядеть примерно так:

Чтение первого байта будет таким же.

Когда вы просите процессор дать вам 16 бит из 0x0005, он должен будет прочитать слово из 0x0004 и сдвинуть влево на 1 байт, чтобы поместить его в 16-битный регистр; некоторая дополнительная работа, но большинство может справиться с ней за один цикл.

Когда вы запрашиваете 32 бита от 0x0001, вы получаете 2-кратное усиление. Процессор считывает из 0x0000 в регистр результата и сдвигает влево на 1 байт, затем снова считывает из 0x0004 во временный регистр, сдвигает вправо на 3 байта, затем OR с регистром результата.

Диапазон

Для любого заданного адресного пространства, если архитектура может предполагать, что 2 младших бита всегда равны 0 (например, 32-битные машины), тогда она может получить доступ в 4 раза больше памяти (2 сохраненных бита могут представлять 4 различных состояния) или такое же количество памяти с 2 битами для чего-то вроде флагов. Удаление 2 младших битов из адреса даст вам 4-байтовое выравнивание; также называется шагать из 4 байтов. Каждый раз, когда адрес увеличивается, он фактически увеличивает бит 2, а не бит 0, то есть последние 2 бита всегда будут 00.

Это может даже повлиять на физический дизайн системы. Если для адресной шины требуется на 2 бита меньше, на ЦП может быть на 2 контакта меньше, а на печатной плате - на 2 меньше.

Атомарность

ЦП может работать с выровненным словом памяти атомарно, что означает, что никакая другая инструкция не может прервать эту операцию. Это критично для правильной работы многих парадигм структуры данных без блокировок и других параллелизм.

Заключение

Система памяти процессора несколько сложнее и сложнее, чем описано здесь; обсуждение как на самом деле процессор x86 обращается к памяти может помочь (многие процессоры работают аналогично).

Соблюдение выравнивания памяти дает гораздо больше преимуществ, о которых вы можете прочитать в эта статья IBM.

Основное использование компьютера - преобразование данных. Современные архитектуры и технологии памяти оптимизировались на протяжении десятилетий, чтобы упростить получение и передачу большего количества данных, а также между большим количеством и более быстрыми исполнительными модулями - высоконадежным способом.

Бонус: Тайники

Другое выравнивание по производительности, о котором я упоминал ранее, - это выравнивание строк кэша, которые (например, на некоторых процессорах) имеют размер 64B.

Для получения дополнительной информации о том, какой производительности можно добиться за счет использования кешей, взгляните на Галерея эффектов кэша процессора; из этого вопрос о размерах строки кэша

Understanding of cache lines can be important for certain types of program optimizations. For example, alignment of data may determine whether an operation touches one or two cache lines. As we saw in the example above, this can easily mean that in the misaligned case, the operation will be twice slower.

По сути, причина в том, что шина памяти имеет определенную длину, которая намного, намного меньше, чем размер памяти.

Итак, ЦП считывает данные из кеш-памяти L1 на кристалле, которая в наши дни часто составляет 32 КБ. Но шина памяти, соединяющая кэш L1 с процессором, будет иметь значительно меньшую ширину, чем размер строки кэша. Это будет порядка 128 биты.

Так:

262,144 bits - size of memory
    128 bits - size of bus

Неверно выровненные обращения иногда перекрывают две строки кэша, и это потребует полностью нового чтения кэша для получения данных. Он может даже пропустить весь путь к DRAM.

Более того, некоторая часть ЦП должна будет стоять на голове, чтобы собрать единый объект из этих двух разных строк кэша, каждая из которых содержит фрагмент данных. В одной строке это будут биты очень высокого порядка, а в другой - биты очень низкого порядка.

Будет выделенное оборудование, полностью интегрированное в конвейер, которое обрабатывает перемещение выровненных объектов на необходимые биты шины данных ЦП, но такого оборудования может не хватать для смещенных объектов, потому что, вероятно, имеет смысл использовать эти транзисторы для ускорения правильно оптимизированного программы.

В любом случае, второе чтение памяти, которое иногда необходимо, замедлит конвейер, независимо от того, сколько специального оборудования было (гипотетически и по глупости) выделено для исправления невыровненных операций с памятью.

Если система с памятью с байтовой адресацией имеет 32-разрядную шину памяти, это означает, что фактически существует четыре системы памяти с байтовой адресацией, которые все подключены для чтения или записи одного и того же адреса. Выровненное 32-битное чтение потребует информации, хранящейся по одному и тому же адресу во всех четырех системах памяти, поэтому все системы могут предоставлять данные одновременно. Невыровненное 32-битное чтение потребует, чтобы некоторые системы памяти возвращали данные с одного адреса, а некоторые - со следующего более высокого адреса. Хотя есть некоторые системы памяти, которые оптимизированы для выполнения таких запросов (в дополнение к их адресу, они фактически имеют сигнал «плюс один», который заставляет их использовать адрес, который на один больше указанного), такая функция значительно увеличивает стоимость. и сложность системы памяти; большинство обычных систем памяти просто не могут одновременно возвращать части разных 32-битных слов.

Если у вас 32-битная шина данных, адресные линии шины адреса, подключенные к памяти, будут начинаться с A₂, поэтому только 32-битные выровненные адреса могут быть доступны за один цикл шины.

Таким образом, если слово охватывает границу выравнивания адреса - то есть A₀ для 16/32-битных данных или A₁ для 32-битных данных не равны нулю, для получения данных требуется два цикла шины.

Некоторые архитектуры / наборы инструкций не поддерживают невыровненный доступ и будут генерировать исключение при таких попытках, поэтому сгенерированный компилятором невыровненный код доступа требует не только дополнительных циклов шины, но и дополнительных инструкций, что делает его еще менее эффективным.

@joshperry дал отличный ответ на этот вопрос. В дополнение к его ответу у меня есть несколько цифр, которые графически показывают описанные эффекты, особенно 2-кратное усиление. Вот ссылка на Таблица Google, показывающая, как выглядит эффект различного выравнивания слов. Кроме того, вот ссылка на Github суть с кодом для теста. Код теста адаптирован из статья, написанного Джонатаном Рентчем, на который ссылается @joshperry. Тесты проводились на Macbook Pro с четырехъядерным 64-разрядным процессором Intel Core i7 с тактовой частотой 2,8 ГГц и 16 ГБ оперативной памяти.